# BEST AVAILABLE COPY

## PATENT ABSTRACTS OF JAPAN

(11)Publication number:

10-222391

(43)Date of publication of application: 21.08.1998

(51)Int.CI.

G06F 11/22 G06F 9/38

G06F 11/28

(21)Application number: 09-027390

(71)Applicant: HITACHI LTD

HITACHI CHIYOU LSI SYST:KK

(22)Date of filing:

12.02.1997

(72)Inventor: SUZUKI TATSUYA

ITO ATSUYOSHI


AOTO GIICHI

#### (54) EMULATOR

#### (57)Abstract:

PROBLEM TO BE SOLVED: To provide an emulator which can grasp the state of the external bus of an emulation micro processor in accordance with an instruction address during execution at that time.

SOLUTION: The emulation microprocessor 10 having an instruction buffer substitutively controls a target system 5 through an emulation bus 11. A PC generation circuit 12 generation the execution instruction address of the microprocessor 10 based on status information showing an instruction fetch operation by the micro processor 10 and the state of the instruction buffer and address information on the emulation bus 11 is provided. When the instruction address generated in the PC generation circuit 12 is matched with a tracing condition which is set in a condition setting register circuit 15, information of the emulation bus 11 and the execution instruction address are stored in a tracing memory 13.



#### **LEGAL STATUS**

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

#### (19)日本国特許庁 (JP)

## (12) 公開特許公報(A)

#### (11)特許出顧公開番号

## 特開平10-222391

(43)公開日 平成10年(1998) 8月21日

(51) Int.Cl. <sup>6</sup>	識別記号	ΡI	•
G06F 11/22	3 4 0	G06F 11/22	3 4 0 A
9/38	380	9/38	380C
11/28	310	11/28	3 1 0 B

#### 審査請求 未請求 請求項の数4 OL (全 9 頁)


			•
(21)出願番号	特願平9-27390	(71)出顧人	000005108
			株式会社日立製作所
(22)出顧日	平成9年(1997)2月12日		東京都千代田区神田駿河台四丁目6番地
		(71)出顧人	000233169
			株式会社日立超エル・エス・アイ・システ
			ムズ
			東京都小平市上水本町5丁目22番1号
	•	(72)発明者	鈴木 達也
			東京都小平市上水本町5丁目22番1号 株
			式会社日立マイコンシステム内
		(74)代理人	弁理士 玉村 静世
	·		
			最終頁に続く

#### (54) 【発明の名称】 エミュレータ

#### (57)【要約】

【課題】 エミュレーションマイクロプロセッサの外部 バスの状態を、そのとき実行中の命令アドレスに対応付 けて把握できるエミュレータを提供する。

【解決手段】 命令バッファを有するエミュレーションマイクロプロセッサ(10)はエミュレーションバス(11)を介してターゲットシステム(5)を代行制御する。前記マイクロプロセッサによる命令フェッチ動作及び命令バッファの状態を示すステータス情報とエミュレーションバス上のアドレス情報とに基づいて前記マイクロプロセッサの実行命令アドレスを生成するPC生成回路(12)を設け、PC生成回路で生成された命令アドレスが条件設定レジスタ回路(15)に設定されたトレース条件に一致する状態のとき、エミュレーションバスの情報及び前記実行命令アドレスをトレースメモリ(13)に格納する。



#### 【特許請求の範囲】

【請求項1】 外部からフェッチした命令を複数個格納 可能な命令バッファを有するエミュレーション用のマイ クロプロセッサと、前記マイクロプロセッサがターゲッ トシステムを代行制御するためのアドレス、データ及び 制御信号を伝達するためのエミュレーションバスと、前 記マイクロプロセッサによる命令フェッチ動作及び前記 命令バッファの状態を夫々示すステータス信号と前記エ ミュレーションバスに伝達されるアドレス情報とに基づ いて前記マイクロプロセッサが実行している命令アドレ 10 スを生成するPC生成回路と、前記エミュレーションバ スで伝達される情報と前記PC生成回路で生成される命 令アドレスとをエミュレーションバスのバスサイクルに 従って格納可能なトレースメモリと、所要の条件が任意 に設定可能にされた条件設定レジスタ回路と、前記PC 生成回路で生成された命令アドレスが前記条件設定レジ スタ回路に設定された第1のトレース条件に一致する状 態のとき前記トレースメモリにトレースを実行させるト レース制御手段と、を備えて成るものであることを特徴 とするエミュレータ。

【請求項2】 前記トレース制御手段は更に、前記エミ ュレーションバスの状態が前記条件設定レジスタ回路に 設定された第2のトレース条件に一致する状態のとき前 記トレースメモリにトレースを実行させるものであるこ とを特徴とする請求項1記載のエミュレータ。

【請求項3】 前記PC生成回路で生成された命令アド レスが前記条件設定レジスタ回路に設定された第1のブ レーク条件に一致するとき前記マイクロプロセッサの命 令実行動作を停止させるブレーク信号をアサートするブ とする請求項1又は2記載のエミュレータ。

【請求項4】 前記ブレーク制御手段は更に、前記エミ ュレーションバスの状態が前記条件設定レジスタ回路に 設定された第2のブレーク条件に一致するとき前記プレ ーク信号をアサートするものであることを特徴とする請 求項3記載のエミュレータ。

#### 【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、マイクロプロセッ サ応用機器の開発若しくはデバッグを支援するエミュレ 40 ータに関し、例えば、タスク単位でユーザプログラムの 実行状態を観測するのに有効な技術に関する。

[0002]

【従来の技術】エミュレータは、評価若しくはデバッグ を行おうとするマイクロプロセッサ応用機器(ターゲッ トシステム)に搭載されるマイクロブロセッサ(ターゲ ットマイクロプロセッサ)と同等の機能を有するエミュ レーション用のマイクロブロセッサ(エミュレーション マイクロプロセッサ)を有する。エミュレーションマイ クロプロセッサはユーザプログラム (ターゲットプログ 50 中の命令アドレスを正確に把握することは難しい。

ラム)を実行し、実行途上で得られるバス情報などはト レースメモリに蓄積される。また、ユーザプログラムの 実行状態が予じめ設定された条件に一致するときエミュ レーションマイクロプロセッサによるターゲットプログ ラムの実行が停止(ブレーク)される。エミュレータ は、ターゲットプログラムの実行及び停止毎に、トレー スされた情報に基づいてターゲットプログラムの実行内 容を検証可能にし、それに基づいてユーザプログラムや ターゲットシステムのデバッグを支援する。

【0003】従来、前記トレースを行う条件やブレーク の条件は、前記エミュレーションマイクロプロセッサが 出力するアクセスアドレスや制御情報そして入出力デー タ等とされる。

【0004】尚、エミュレータについては、E7000 H8/ 3003, H8/3002, H8/3042シリーズエミュレータ ユーザ ーズマニュアル(93年9月に株式会社日立マイコンシ ステム発行)P12~P13、P85~P89がある。

[0005]

【発明が解決しようとする課題】ところで、マイクロブ 20 ロセッサの高機能化が進む中で、その動作プログラムも マルチタスキング処理やリアルタイム処理などを実現す るために複雑化され、プログラム容量も大規模化される 傾向にある。また、機器組み込み制御用途ではリアルタ イムOSが多用されるようになっている。例えば、マル チタスクタスク処理では複数のタスクを時分割で実行す るものがある。また、リアルタイムOSは計測機器や被 制御プロセスなどの被制御系の制御を主目的とするもの である。そのような被制御系に対してはある一定の応答 時間を超えない範囲で制御を行わなければ被制御系に誤 レーク制御手段を更に備えて成るものであることを特徴 30 動作を生ずることになる。このため、リアルタイムOS ではオーバーヘッドを少なくするようにタスク管理やタ スク間交信並びに時間管理などが行われる。リアルタイ ムOSにおいて実行可能状態にあるタスクは優先順位に 従って待ち行列に繋がれ、優先順位の高いものから実行 される。実行中のタスクは特定の割り込みや所定のタス クの起動によって処理が中断されると、前記特定の割り 込みや新たに起動されたタスクに制御が移される。

> 【0006】前述のように、複数のタスクが時分割的に 実行され、或いは実行完了されていない複数のタスクの 実行状態が切換えられる状況においては、特定のタスク に着目したデバッグ機能を実現できることの必要性が本 発明者によって見出された。

【0007】また、マイクロプロセッサはその高機能化 により命令バッファを備えるものが多い。命令バッファ を備える場合、マイクロプロセッサが現在実行中の命令 アドレスは必ずしもその直前の命令フェッチで外部に出 力された命令アドレスに一致していない。このため、エ ミュレーションマイクロプロセッサの外部バスの状態を トレースしても、そのトレース結果から、そのとき実行

【0008】本発明の目的は、エミュレーションマイク ロプロセッサの外部バスの状態を、そのとき実行中の命 令アドレスに対応付けて把握できるようにするエミュレ ータを提供することにある。

【0009】本発明の別の目的は、タスク単位でその実 行状態をトレースできるエミュレータを提供することに ある。

【0010】本発明の前記並びにその他の目的と新規な 特徴は本明細書の記述及び添付図面から明らかになるで あろう。

#### [0011]

【課題を解決するための手段】本願において開示される 発明のうち代表的なものの概要を簡単に説明すれば下記 の通りである。

【0012】すなわち、エミュレータ(1)は、外部か らフェッチした命令を複数個格納可能な命令バッファを 有するエミュレーション用のマイクロプロセッサ(1 0)と、前記マイクロプロセッサがターゲットシステム (5)を代行制御するためのアドレス、データ及び制御 信号を伝達するためのエミュレーションバス(11) と、前記マイクロプロセッサによる命令フェッチ動作及 び前記命令バッファの状態を夫々示すステータス信号 (/IF, /LIRL, /LIR) と前記エミュレーシ ョンパスに任達されるアドレス情報(Al~A27)と に基づいて前記マイクロプロセッサが実行している命令 アドレス (実行命令アドレス) を生成するPC生成回路 (12)と、前記エミュレーションバスで伝達される情 報と前記PC生成回路で生成される実行命令アドレスと をエミュレーションバスのバスサイクルに従って格納可 能なトレースメモリ(13)と、所要の条件が任意に設 30 定可能にされた条件設定レジスタ回路(15)と、前記 PC生成回路で生成された実行命令アドレスが前記条件 設定レジスタ回路に設定された第1のトレース条件に一 致する状態のとき前記トレースメモリにトレースを実行 させるトレース制御手段(TRC)とを備えて成る。

【0013】上記エミュレータによれば、PC生成回路 はマイクロプロセッサが現在実行している命令アドレス を生成するから、例えば、着目するタスクのプログラム アドレスの範囲を第1のトレース条件とすれば、前記P C生成回路で生成された実行命令アドレスがその第1の 40 トレース条件に一致する状態のとき、前記着目タスクの 実行状態だけをトレースメモリに格納することができ る。また、トレースメモリに格納される情報には、前記 PC生成回路で生成された実行命令アドレスを含むか ら、エミュレーションマイクロプロセッサの外部バスの 状態を、そのとき実行中の命令アドレスに対応付けて把 握できる。

【0014】更に、前記PC生成回路で生成された実行 命令アドレスとエミュレーションバスの状態はブレーク 条件の判定にも利用できる。とれによれば、着目するタ 50 ンバス11に現れる内容が前記条件レジスタ回路15に

スクにおける所要アドレスの命令が実行されのを条件に ブレークしたり、着目するタスクの実行途上でエミュレ ーションバスに現れる所定の状態状をブレーク条件にで きる。

#### [0015]

#### 【発明の実施の形態】

[エミュレータ] 図1には本発明の一例に係るエミュレ ータが示される。同図において1はエミュレータ、3は ホストシステム、5はターゲットシステムである。

【0016】エミュレータ1はエミュレーションマイク 10 ロプロセッサ10を有する。エミュレーションマイクロ プロセッサ10はターゲットシステム5に搭載されるペ き図示を省略するターゲットマイクロプロセッサと同等 の機能を有する。エミュレーションマイクロプロセッサ 10は代表的に示された命令バッファ100を有する。 前記エミュレーションマイクロブロセッサ10はターゲ ットシステム5を代行制御する。代行制御するためのア ドレス、データ及び制御信号はエミュレーションバス1 1に伝達される。エミュレーションバス11はユーザイ 20 ンタフェース部13Aからインタフェースケーブル13 を介して外部に引き出される。インタフェースケーブル 13の先端は、例えばターゲットプロセッサを実装する ための「Cソケット50に着脱自在に結合される。前記 エミュレーションバス11にはPC生成回路12及びト レースメモリ13が結合されている。

【0017】前記PC生成回路12は、前記マイクロブ ロセッサ10による命令フェッチ動作並びに前記命令バ ッファ100の状態を夫々示すステータス信号と前記エ ミュレーションバス11に伝達されるアドレス情報とに 基づいて前記マイクロプロセッサ10が実行している実 行命令アドレスを生成する。その詳細は後述する。

【0018】前記トレースメモリ13は、前記エミュレ ーションバス11で伝達されるアドレス、データ及び制 御信号の各情報と、前記PC生成回路12で生成された 実行命令アドレスとを、エミュレーションバス11のバ スサイクルに同期して格納するメモリである。トレース メモリ13に対する書き込みアドレスはトレース制御回 路14がエミュレーションバス11のバスサイクルに同 期して順次生成していく。

【0019】条件設定レジスタ回路15は、前記トレー スメモリ13によりトレースを行わせるためトレース条 件やエミュレーションマイクロプロセッサ10に対する ブレーク条件が任意に設定可能にされたレジスタ回路で ある。前記条件設定レジスタ回路15に対する条件の書 き込み制御、そして前記トレースメモリ13に対する読 み出し制御は、システムバス30を介してホストマイク ロプロセッサ31が行う。

【0020】条件判定回路16は、前記PC生成回路1 2で生成された実行命令アドレスや前記エミュレーショ 設定されたトレース条件やブレーク条件に一致するかを 判定する。前記条件判定回路16はトレース条件に一致 する状態を検出したとき制御信号を160をアサートし てトレース制御回路14にトレース動作を実行させる。 また、前記条件判定回路16はブレーク条件に一致する 状態を検出したとき制御信号を161をアサートしてブ レーク制御回路17からブレーク割り込み信号BRKを エミュレーションマイクロプロセッサ10にアサートさ せる。前記条件判定回路16による判定動作は、例えば 以下の4通りの判定動作を含む。第1の判定動作は、前 記PC生成回路12で生成された実行命令アドレスが前 記条件設定レジスタ回路15に設定されたトレース条件 に一致するか否かを判定する動作である。第2の判定動 作は、前記エミュレーションパス11の状態が前記条件 設定レジスタ回路15に設定されたトレース条件に一致 するか否かを判定する動作である。第3の判定動作は、 前記PC生成回路12で生成された実行命令アドレスが 前記条件設定レジスタ回路15に設定されたブレーク条 件に一致するか否かを判定する動作である。第4の判定 動作は、前記エミュレーションバス11の状態が前記条 20 件設定レジスタ回路15に設定されたブレーク条件に一 致するか否かを判定する動作である。

【0021】前記ホストシステム3は、前記ホストマイ クロプロセッサ31が結合されたシステムバス30に、 ホストマイクロプロセッサ31のワーク領域若しくはデ ータ―時記憶領域として利用されるシステムメモリ3 2、1/0インタフェース回路33が接続され、前記1 /Oインタフェース回路33に代表的に示されたディス ク装置34やディスプレイ装置35が接続されて構成さ れる。このホストシステム3は、例えばパーソナルコン 30 ピュータやワークステーション等によって実現されてい

【0022】 〔エミュレーションマイクロプロセッサ〕 図2には前記エミュレーションマイクロプロセッサ10 の一例が示される。エミュレーションマイクロプロセッ サ10は、単結晶シリコンのような1個の半導体基板 に、前記命令バッファ100、シーケンス制御回路10 1、演算回路102及びパスインタフェース回路103 等が設けられて構成される。図2において104は内部 データバス、105は内部アドレスバス、106は内部 40 コントロールバスである。演算回路102は図示を省略 する演算器、データレジスタ、アドレスレジスタ、及び コントロールレジスタ等を有する。

【0023】マイクロプロセッサ10は、特に制限され ないが、外部に対するバスアクセスをロングワード (3 2ビット) 又はワード(16ビット) 単位で行う。マイ クロプロセッサ10が出力するアドレス信号はバイトア ドレス (バイト単位でデータ記憶領域を指すアドレス) 3から外部に出力されるアドレス信号AO~A27もバ 50 7は利用されない。ワードアクセスではアドレスビット

イトアドレスとされる。マイクロプロセッサ10の命令 は、特に制限されないが、16ビット(ワード)固定長と される。したがって、命令フェッチのための1回の外部 アクセスで最大2命令を命令バッファ100にフェッチ することができる。

【0024】図3には命令バッファ100の一例が示さ れる。命令バッファは、命令レジスタ(1RL)10 7、マルチプレクサ109、及び命令レジスタ(IR) 108を有する。前記命令レジスタ107は、データバ 10 ス104の下位16ビットD0~D15に入力が結合され る。前記マルチプレクサ109は、データバス104の 上位16ビットD 1 6 ~ D 3 1、下位16ビット D 0 ~ D 1 5、又は前記命令レジスタ107の出力を選択して出力 する。前記命令レジスタ108は、マルチプレクサ12 2の出力を入力する。前記命令レジスタ107,108 は特に図示はしないが、マスタ・スレーブの構成にされ ており、マスタ段が入力動作を行っているときスレーブ 段はラッチ出力状態(記憶データを保持して出力する状 態)を採り、マスタ段がラッチ出力状態にあるとき、ス レーブ段はマスタ段の出力をスルーで出力させるスルー 出力状態に制御される。

【0025】エミュレーションマイクロプロセッサ10 が外部メモリアクセスをロングワード単位で行うとき、 命令フェッチのための外部メモリアクセスが行われる と、それによって読み込まれる2命令の内、最初の命令 (下位データバスD0~D15から供給される命令) は 1R108にラッチされ、次の命令(上位データバスD 16~D31から供給される命令)はIRL107にラ ッチされる。ワード長命令であるためアクセスにおいて アドレス信号の最下位ビットA0は実質的に無視され る。最下位から第2ビット目のアドレスピットA1は常 に論理値"0"にされる。前記命令レジスタ107,1 08に対するラッチ動作はシーケンス制御回路101が 行う。これに応じてバスインタフェース回路103は、 ステータス信号/IF(記号/はローイネーブル信号で あることを意味する)をアサートして、レジスタ10 7、108に命令が取り込まれていることを示す。レジ スタ108にラッチされた命令は前記シーケンス制御回 路101に与えられてデコードされる。パスインタフェ ース回路103は、ステータス信号/LIRをアサート して、レジスタ108にラッチされた命令が前記シーケ ンス制御回路 101 に与えられて実行されていることを 外部に示す。また、レジスタ107にラッチされた命令 はレジスタ108がラッチする。そのラッチ動作は、先 にレジスタ108にラッチされている命令が実行された 後とされる。バスインタフェース回路103は、ステー タス信号/LIRLをアサートして、レジスタ107か らレジスタ108にデータが転送されていることを外部 とされる。これに応じて、パスインタフェース回路10 に知らせる。ワードアクセスの場合には、レジスタ10

Alの論理値は有意とされる。

【0026】前記バスインタフェース回路103は、前 記ステータス信号/IF、/LIR、/LIRLの他 に、マイクロプロセッサの動作クロック信号に同期した クロック信号CK、外部にリード動作を指示するリード 信号/RD、外部にライト動作を指示するライト信号/ WRを出力する。更に、アドレス信号A1~A27を出 カレ、データDO~D31を入出力する。

【0027】〔PC生成回路〕図4には前記PC生成回 路12の一例が示される。PC生成回路12は26ビッ 10 ト分のラッチ回路120と、論理回路121とによって 構成される。ラッチ回路120は26ビット分のD型ラ ッチによって構成され、それらD型ラッチのデータ入力 端子(D)はエミュレーションパス11に含まれるアド レス信号A2~A27を各ビット毎に受ける。D型ラッ チの出力端子(Q)からは実行命令アドレスの一部PC A2~PCA27が得られる。論理回路121は最下位 の命令アドレスPCA1とラッチ回路120の各D型ラ ッチに共通のクロック信号PCLを生成する。PCA1 ~PCA27がPC生成回路12で生成された実行命令 20 アドレスである。尚、マイクロプロセッサ10のアドレ ス信号はバイトアドレスであるが、命令語長はワード単 位であるからPC生成回路12はA0について無視す ã.

【0028】前記論理回路121はA1, CK, /I F. /LIRL, /LIRを入力してPCL, PCA1 を生成する。そのための論理構成は以下の通りである。 即ち、データラッチ回路120に対するクロック制御に 関しては、PCLはIFと/CKの論理積信号(PCL = 1 F & / C K ) とされる。これにより、P C L はステ 30 ータス信号/IFがローレベルでクロック信号CKの立 ち下がりに同期して、データラッチ回路120にA2~ A27をラッチさせる。このラッチ動作が行なわれると き、マイクロプロセッサ10は命令レジスタ107,1 08に2命令をラッチする。論理回路121においてP CAlを生成する論理はクロック信号CKに同期動作さ れるマスタ・スレーブ型ラッチ回路類似の論理構成にな っている。すなわち、CKの立ち下がりに同期してA 1, /IF, /LIRL, /LIRの入力を行う (PC Al. CLK=/CK)。それら入力に対する出力PC 40 Alの状態は、IF&Al(記号&は論理積を意味す 3) E. /IF&/LIRL&PCA1E, LIRLE の論理和(#)の結果とされる。すなわち、【F&A】 は、ステータス信号IFとAlとの論理積の結果をPC Alとする状態である。ロングワードアクセスにおいて A 1 は常時論理値"O"、ワードアクセスではA 1 の論 理値は"O"又は"1"を採る。/ I F & / L I R L & PCA1は、IFとLIRLがハイレベルのとき出力P は、IFと交互にLIRLがハイレベルにされる。した 50 で生成される実行命令アドレスと先頭命令アドレスとの

がって、ロングワードアクセスで命令がフェッチされた とき、IFのハイレベルに同期してPCA1が論理値 "0"にされ、次にLIRLがハイレベルにさたときP CA1が論理値"1"にされる。ワードアクセスのとき は、命令フェッチの度にIFがハイレベルにされるので PCA1はA1の論理値と同じ論理値にされる。

【0029】図4の例示から明らかなようにPC生成回 路12はマイクロプロセッサ10による命令フェッチ動。 作及び前記命令バッファの状態を夫々示すステータス信 号と前記エミュレーションバス11に伝達されるアドレ ス情報とに基づいて前記マイクロプロセッサ10が実行 している命令アドレスを生成することができる。図5に 例示されるようにA1~A27に、値"n"のアドレス が出力されて2ワードの命令がフェッチされたとき、P C生成回路12は、その命令が順次実行されるとき、最 初に実行される命令のアドレス値"n"と、次に実行さ れる命令のアドレス値"n+2"とをPCA1~PCA 27によって生成することができる。

【0030】 [トレース制御及びブレーク制御] 図6に は図1の条件判定回路16、トレース制御回路14及び ブレーク制御回路17によって構成されるトレース制御 手段TRCとブレーク制御手段BRCの一例が示され

【0031】前記条件設定レジスタ回路15は、トレー ス条件が設定されるレジスタ150~152と、ブレー ク条件が設定されるレジスタ153、154とを有す る。レジスタ150には所望のタスクの開始命令アドレ スと終了命令アドレスが設定される。前記レジスタ15 1には所望のアドレス範囲(開始アドレスと終了アドレ ス)が設定される。レジスタ152には所望のデータ範 囲等が設定される。前記レジスタ153には所望の命令 アドレスが設定され、前記レジスタ154にはエミュレ ーションバス11で観測可能な所望のデータ値やアドレ ス値が設定される。各レジスタ150~154にはシス テムバス30を介してホストマイクロプロセッサ31が 値を設定する。

【0032】図1で説明した前記条件判定回路16は、 例えばコンパレータ (CMP) 162~166、及びオ アゲート(OR)167,168によって構成される。 前記コンパレータ162~166は前記ホストマイクロ プロセッサ31の制御を介して、動作が選択される。動 作が非選択とされたコンパレータ162~166の出力 はローレベルに固定される。

【0033】前記レジスタ150は、トレース対象にし ようとする所望のタスク若しくルーチンのプログラムア ドレス範囲のような所要の命令アドレス範囲の先頭命令 アドレス(開始命令アドレス)を格納する領域と、最終 命令アドレス(終了命令アドレス)を格納する領域とを CA1を保持する状態である。ロングワードアクセスで 有する。コンパレータ162は、前記PC生成回路12

大小比較を行うと共に、前記PC生成回路12で生成さ れる実行命令アドレスと最終命令アドレスとの大小比較 を行い、前記PC生成回路12で生成される実行命令ア ドレスが先頭命令アドレスから最終命令アドレスまでの 範囲に入っているとき、ハイレベルの信号を出力する。 【0034】前記レジスタ151は、トレース対象にし ようとするアドレス範囲の先頭アドレス (開始アドレ ス)を格納する領域と、最終アドレス(終了アドレス) を格納する領域とを有する。コンパレータ163は、前 記エミュレーションバス 1 1 に含まれるアドレスバス上 10 のアドレスと先頭アドレスとの大小比較を行うと共に、 前記アドレスバス上のアドレスと最終アドレスとの大小 比較を行い、前記エミュレーションパス11に含まれる アドレスバス上のアドレスが先頭アドレスから最終アド レスまでの範囲に入っているとき、ハイレベルの信号を 出力する。

【0035】前記レジスタ152は、トレース対象にし ようとするデータ範囲の先頭データを格納する領域と、 最終データを格納する領域とを有する。コンパレータ 1 タバス上のデータと先頭データとの大小比較を行うと共 に、前記データバス上のデータと最終データとの大小比 較を行い、前記エミュレーションバス11に含まれるデ ータバス上のデータが先頭データから最終データまでの 範囲に入っているとき、ハイレベルの信号を出力する。 【0036】前記オアゲート167はコンパレータ16 2、163、164の出力を受け、何れか一つがハイレ ベルにされると、信号160を活性化し、トレース制御 回路14によってエミュレーションバス11の情報をト レースメモリ13に格納させる。

【0037】前記コンパレータ165は前記PC生成回 路12で生成される実行命令アドレスを前記レジスタ1 53に格納されている命令アドレスと比較し、一致を検 出したとき、ハイレベルの信号を出力する。前記コンパ レータ166は前記エミュレーションバス11のデータ 値やアドレス値などの情報を前記レジスタ153に格納 されているブレーク条件と比較し、一致を検出したと き、ハイレベルの信号を出力する。前記コンパレータ1 65、166の出力はオアゲート168に与えられる。 れると、信号161を活性化し、ブレーク制御回路17 によってブレーク信号BRKをアサートさせる。

【0038】次に上記エミュレータ1を用いたデバッグ 動作の一例を説明する。例えば、レジスタ150に、デ バッグ対象とするタスクの開始命令アドレスと終了命令 アドレスを設定し、コンパレータ162の動作を活性化 する。そして、マイクロプロセッサ10にユーザプログ ラムを実行させたとき、PC生成回路12によって前記 タスクの実行命令アドレスが生成されると、その期間に 【0043】例えば、トレース条件の判定はトレース条

る。これによってトレースメモリ13にはその時のエミ ュレーションバス11の内容とP.C生成回路12の出力 とが、バスサイクル毎に格納される。割り込みや例外処 理、或いは時分割的なタスク切換えなどによって、途中 でマイクロプロセッサ10の制御がその他のタスクに移 されても、そのときは、トレース動作が停止される結 果、着目するタスクに関してだけトレース情報を得ると とができる。したがって、タスク毎のデバッグを容易に 行うととができる。

【0039】また、複数のタスクを実行するときに利用 される共有メモリに着目したとき、その共有メモリがマ ッピングされるアドレス範囲を前記レジスタ151に設 定した場合について説明する。この時は、コンパレータ 163の動作を活性化する。例えば前記共有メモリは、 リアルタイムOSにおけるタスク間通信用のメールボッ クス等として利用されるメモリである。マイクロプロセ ッサ10にユーザブログラムを実行させたとき、前記共 有メモリがアクセスされる度に、コンパレー163はト レースメモリにエミュレーションパス11の状態とPC 64は、前記エミュレーションバス11に含まれるデー 20 生成回路12の出力命令アドレスを蓄積させる。例えば 図7のように、複数種類のタスクが時分割的に共有メモ リ7をアクセスするとき、トレースメモリ13には、図 8に示されるように、PC生成回路 I 2から出力される 実行命令アドレス、共有メモリ7に対するアクセスアド レス、アクセスデータ、ステータス等がバスサイクル毎 にトレースメモリ13に蓄積される。したがって、着目 するメモリ領域に対するマイクロプロセッサ10のアク セスを、その時マイクロプロセッサ10が実行する命令 アドレス更にはタスクと対応付けて把握することいがで 30 きるようになる。

> 【0040】そして、着目するタスクの中でマイクロブ ロセッサ10の動作を停止させたい命令アドレス(ブレ ークポイン)を前記レジスタ153に設定すれば、PC 生成回路12から出力される実行命令アドレスが前記レ ジスタ153の値に一致したとき、コンパレータ165 の出力がハイレベルにされる結果、ブレーク割り込み信 号BRKによってマイクロプロセッサ10によるユーザ プログラムの実行を停止させることができる。

【0041】また、レジスタ154にエミュレーション オアゲート168の入力の何れか一つがハイレベルにさ 40 バス11の所望の状態を設定すれば、この設定に一致す る状態が生じたとき、コンパレータ166の出力がハイ レベルにされる結果、ブレーク割り込み信号BRKによ ってマイクロプロセッサ10によるユーザプログラムの 実行を停止させることができる。

> 【0042】以上本発明者によってなされた発明を実施 形態に基づいて具体的に説明したが、本発明はそれに限 定されるものではなく、その要旨を逸脱しない範囲にお いて種々変更可能であることは言うまでもない。

対応してコンパレータ162の出力がハイレベルにされ 50 件と参照情報との大小比較によって行う場合に限定され

11

ず、アドレス信号などの所定の下位側情報をマスクして 比較する手法を採用することも可能である。また、エミ ュレーションマイクロプロセッサの内蔵モジュールは上 記の例に限定されず、適宜変更可能である。また、命令 バッファは、上記の例に限定されず、直列3段以上の命 令キューによって構成してもよい。また、命令は16ビッ ト固定長に限定されず、それ以上のビット数の命令、或 いは可変長の命令であってもよい。また、条件判定回路 は、コンパレータとアンドゲートによって構成すること も可能である。

#### [0044]

【発明の効果】本願において開示される発明のうち代表 的なものによって得られる効果を簡単に説明すれば下記 の通りである。

【0045】すなわち、PC生成回路はマイクロプロセ ッサが現在実行している命令アドレスを生成するから、 例えば、着目するタスクのブログラムアドレスの範囲を 第1のトレース条件とすれば、前記PC生成回路で生成 された命令アドレスがその第1のトレース条件に一致す る状態のとき、前記着目タスクの実行状態だけをトレー 20 14 トレース制御回路 スメモリに格納することができる。また、トレースメモ リに格納される情報には、前記PC生成回路で生成され た命令アドレスを含むから、エミュレーションマイクロ プロセッサの外部バスの状態を、そのとき実行中の命令 アドレスに対応付けて把握できる。

【0046】更に、前記PC生成回路で生成された命令 アドレスとエミュレーションパスの状態はブレーク条件 の判定にも利用できるから、着目するタスクにおける所 要アドレスの命令が実行されのを条件にブレークした り、着目するタスクの実行途上でエミュレーションバス 30 CK クロック信号 に現れる所定の状態状をブレーク条件にできる。

【0047】とのように、本願発明によれば、エミュレ ーションマイクロプロセッサの外部バスの状態を、その とき実行中の命令アドレスに対応付けて把握できるエミ ュレータを提供することができる。そして、タスク単位 でその実行状態をトレースできるエミュレータを提供す ることができる。

#### 【図面の簡単な説明】

【図1】本発明の一例に係るエミュレータのブロック図 である。

【図2】エミュレーションマイクロプロセッサの一例ブ

ロック図である。

【図3】命令バッファの一例ブロック図である。

・【図4】PC生成回路の一例ブロック図である。

【図5】PC生成回路による実行命令アドレス生成動作 の一例タイミングチャートである。

12

【図6】トレース制御手段とブレーク制御手段の一例ブ ロック図である。

【図7】複数のタスクが共有メモリをアクセスする動作 の一例タイミングチャートである。

10 【図8】図7の動作によってトレースメモリに得られる 情報の一例を示す説明図である。

#### 【符号の説明】

1 エミュレータ

3 ホストシステム

5 ターゲットシステム

10 エミュレーションマイクロプロセッサ

11 エミュレーションバス

12 PC生成回路

13 トレースメモリ

15 条件設定レジスタ回路

16 条件判定回路

17 ブレーク制御回路

100 命令バッファ

101 シーケンス制御回路

102 演算回路

103 バスインタフェース回路

D0~D31データ

A0~A27 アドレス信号

**/IF,/LIRL,/LIR** ステータス信号

104 内部データバス

107 命令レジスタ

108 命令レジスタ

109 マルチプレクサ

120 ラッチ回路


121 論理回路

150~154 レジスタ


162~166 コンパレータ


40 167, 168 オアゲート

【図1】












【図5】






【図6】



【図7】

【図8】



フロントページの続き

#### (72)発明者 伊藤 淳悦

東京都小平市上水本町5丁目22番1号 株 式会社日立マイコンシステム内

### (72)発明者 青砥 義一

東京都小平市上水本町五丁目20番1号 株式会社日立製作所半導体事業部内

# This Page is Inserted by IFW Indexing and Scanning Operations and is not part of the Official Record

# **BEST AVAILABLE IMAGES**

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images include but are not limited to the items checked:				
☐ BLACK BORDERS				
IMAGE CUT OFF AT TOP, BOTTOM OR SIDES				
FADED TEXT OR DRAWING				
BLURRED OR ILLEGIBLE TEXT OR DRAWING				
☐ SKEWED/SLANTED IMAGES				
COLOR OR BLACK AND WHITE PHOTOGRAPHS				
GRAY SCALE DOCUMENTS				
LINES OR MARKS ON ORIGINAL DOCUMENT				
REFERENCE(S) OR EXHIBIT(S) SUBMITTED ARE POOR QUALITY				
OTHER:				

# IMAGES ARE BEST AVAILABLE COPY.

As rescanning these documents will not correct the image problems checked, please do not report these problems to the IFW Image Problem Mailbox.